カスコード型CMOSトランジスタの利得について

エンジニア質問箱

質問箱メニュー

検索

質問する

カスコード型CMOSトランジスタの利得について

NNNさん
質問日時: 2019/10/19 12:54

一般的なソース接地増幅回路は電流の1/2乗に反比例して利得が低下すると学びました。
教科書には、A0(利得)=-gm・Rout
で、相互コンダクタンスはgm=(2βI)^(1/2)で電流の1/2乗に比例
Rout=r0 は電流に反比例
上記の掛け算なので、利得は電流の1/2乗に反比例するとのことです。

次にこれをカスコード構造にして、ゲート接地とソース接地の縦積構造にします。
同様に計算すると、利得は電流に反比例すると得られました。

しかし、シミュレーションや実測ではドレイン電流の増加に伴い、利得も増加します。
計算とは逆の結果になりましたが、私の導出方法が間違ってるのでしょうか。

よろしくお願いいたします。

この質問にキーワードを設定する

違反通報

この質問に回答する

最新の質問

木製パレット
約1.8×0.9の木製パレット×400台程度の処分に困っています。 無料で引取ってもらえ...
安全増し防爆構造について
第2種危険場所に現在エアパージ(0.5MPaの圧縮空気を吹き込んでいる、気密性なし)しているだ...
圧縮空気の圧力について
先程の質問で0.6MPaの圧縮空気がコンプレッサーからおくられてきて8mm直径の口からエアーが...

月間ユーザーランキング TOP10



質問箱メニュー

検索

質問する

あと2000文字入力できます。

入力欄を広げる

ページトップへ